EPM3512AFC256-7N vs EPM3512AFC256-10 Vergleich

Detaillierter Direktvergleich von EPM3512AFC256-7N von Altera und EPM3512AFC256-10 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM3512AFC256-7N EPM3512AFC256-10
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Obsolete NRND
Lagerstatus In Stock In Stock
Stückpreis (USD) $61,00 $17,50
Family MAX 3000A MAX 3000A
Product Type CPLD (Complex Programmable Logic Device) —
Macrocells 512 512
Usable Gates 10,000 10,000
User I/Os 208 —
Logic Blocks 16 (32 macrocells each) —
Propagation Delay (tPD) 7.5 ns —
Maximum Internal Frequency (fMAX) 116.3 MHz —
Core Supply Voltage (VCCINT) 3.3 V —
I/O Supply Voltage (VCCIO) 3.3 V or 2.5 V —
5V Tolerant I/O Yes —
In-System Programmability IEEE Std. 1532 compliant Yes (IEEE Std. 1149.1 JTAG / IEEE Std. 1532)
Programming Interface JTAG (IEEE 1149.1) —
Process Technology CMOS EEPROM, 0.30 um —
Gehäuse 256-pin FineLine BGA (FBGA-256), 1.0 mm pitch 256-pin FBGA
Betriebstemperatur 0 C to 70 C (commercial) —
Montageart Surface Mount Surface Mount
RoHS-Status [DATA_NEEDED: RoHS status] unknown
Logic Array Blocks (LABs) — 16
Maximum I/O Pins — 208
Pin-to-Pin Delay (tPD) — 10 ns
Maximum Counter Frequency — 87 MHz
Supply Voltage (VCCINT) — 3.3 V
I/O Voltage Tolerance — 5-V tolerant
Programmable Technology — CMOS EEPROM
Betriebstemperaturbereich — [DATA_NEEDED: industrial/commercial operating temperature range]
Pin-Anzahl — 256
Architecture — MAX (Multiple Array matriX) EEPROM-based

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern