EPM3512AFC256C vs EPM3256AFC256-10N Vergleich

Detaillierter Direktvergleich von EPM3512AFC256C von Intel und EPM3256AFC256-10N von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Intel
EPM3512AFC256C EPM3512AFC256C - MAX 3000A CPLD, 512 Macrocells, 208 I/O | Altera

EPM3512AFC256C - MAX 3000A CPLD, 512 Macrocells, 208 I/O | Altera

EPM3512AFC256C ⚠ Letzte Bestellmöglichkeit

Spezifikationsvergleich

Parameter EPM3512AFC256C EPM3256AFC256-10N
Marke Intel Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Letzte Kaufgelegenheit Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $27,95 $25,95
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macrocells 512 256
Logic Array Blocks (LABs) 16 —
Maximum User I/Os 208 —
Dedicated Input Pins 12 —
Gehäuse 256-ball FineLine BGA (FC) 256-pin FineLine BGA
Betriebstemperatur 0C to +70C (Commercial) 0 C to 70 C (commercial)
Speed Grade C (per datasheet ordering code) —
Configuration Technology EEPROM (non-volatile, instant-on) —
Core Voltage 3.3 V 3.3 V
I/O Standards Supported MultiVolt: 5.0 V, 3.3 V, 2.5 V —
JTAG Support IEEE 1149.1 Boundary Scan —
PCI Compliance PCI SIG Local Bus Specification Revision 2.2 PCI Local Bus Specification Rev 2.2 (at -10 grade)
Programming In-system programmable via JTAG —
RoHS-Status [DATA_NEEDED: RoHS compliance status] —
Montageart Surface Mount —
Usable Gates — 5,000 gates
Maximum User I/O — 161
Pin-to-Pin Logic Delay — 10 ns
Maximum Counter Frequency — 227.3 MHz
I/O Logic Level Compatibility — 5.0 V / 3.3 V / 2.5 V (MultiVolt)
Programmability — EEPROM, in-system programmable (ISP)
JTAG Interface — IEEE 1532 / JTAG (TDI, TDO, TMS, TCK)
Logic Family — CMOS

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern