EPM3512AFC256C vs EPM3256AFC256-10N 비교
다음의 상세 나란히 비교: EPM3512AFC256C 제조: Intel 및 EPM3256AFC256-10N 제조: Altera. 주요 사양, 전기적 파라미터, 패키징, 수명 주기 상태, 가격 및 재고를 비교하여 설계 요구 사항에 가장 적합한 부품을 결정하십시오.
사양 비교
| 파라미터 | EPM3512AFC256C | EPM3256AFC256-10N |
|---|---|---|
| 브랜드 | Intel | Altera |
| 카테고리 | FPGA & CPLD | FPGA & CPLD |
| 수명 주기 상태 | 최종 구매 | Obsolete |
| 재고 상태 | In Stock | In Stock |
| 단가 (USD) | $27.95 | $25.95 |
| Family | MAX 3000A | MAX 3000A |
| Device Type | CPLD (Complex Programmable Logic Device) | CPLD (Complex Programmable Logic Device) |
| Macrocells | 512 | 256 |
| Logic Array Blocks (LABs) | 16 | — |
| Maximum User I/Os | 208 | — |
| Dedicated Input Pins | 12 | — |
| 패키지 | 256-ball FineLine BGA (FC) | 256-pin FineLine BGA |
| 동작 온도 | 0C to +70C (Commercial) | 0 C to 70 C (commercial) |
| Speed Grade | C (per datasheet ordering code) | — |
| Configuration Technology | EEPROM (non-volatile, instant-on) | — |
| Core Voltage | 3.3 V | 3.3 V |
| I/O Standards Supported | MultiVolt: 5.0 V, 3.3 V, 2.5 V | — |
| JTAG Support | IEEE 1149.1 Boundary Scan | — |
| PCI Compliance | PCI SIG Local Bus Specification Revision 2.2 | PCI Local Bus Specification Rev 2.2 (at -10 grade) |
| Programming | In-system programmable via JTAG | — |
| RoHS 상태 | [DATA_NEEDED: RoHS compliance status] | — |
| 실장 유형 | Surface Mount | — |
| Usable Gates | — | 5,000 gates |
| Maximum User I/O | — | 161 |
| Pin-to-Pin Logic Delay | — | 10 ns |
| Maximum Counter Frequency | — | 227.3 MHz |
| I/O Logic Level Compatibility | — | 5.0 V / 3.3 V / 2.5 V (MultiVolt) |
| Programmability | — | EEPROM, in-system programmable (ISP) |
| JTAG Interface | — | IEEE 1532 / JTAG (TDI, TDO, TMS, TCK) |
| Logic Family | — | CMOS |