EPM3512AQC208-7 vs EPM3512AQC210-7 Vergleich

Detaillierter Direktvergleich von EPM3512AQC208-7 von Intel und EPM3512AQC210-7 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM3512AQC208-7 EPM3512AQC210-7
Marke Intel Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus NRND NRND
Lagerstatus In Stock In Stock
Stückpreis (USD) $41,72 $21,85
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macrocells 512 512
Usable Gates 10,000 —
Propagation Delay (tPD) 7.5 ns —
Counter Frequency (fCNT) 116.3 MHz —
User I/Os 172 —
Logic Elements / LEs N/A (CPLD macrocell architecture) —
Supply Voltage (VCCINT) 3.3 V —
I/O Standards Supported 5.0 V, 3.3 V, 2.5 V (MultiVolt I/O) —
Gehäuse 208-Pin PQFP (FQFP, gull-wing) PQFP-208
Betriebstemperatur 0 C to +70 C (commercial) [DATA_NEEDED: operating temperature range]
Programming In-System Programmable via JTAG (IEEE Std. 1532) —
Process Technology CMOS EEPROM, 0.30 um —
RoHS-Status Compliant [DATA_NEEDED: RoHS compliance]
Lead-Free Yes —
Logic Array Blocks (LABs) — 16
Maximum User I/O Pins — 172
Dedicated Input Pins — 12
Pin-Anzahl — 208
Montageart — Surface Mount
Operating Voltage (Core) — 3.3 V
Min Supply Voltage — 3.0 V
Max Supply Voltage — 3.6 V
I/O Voltage Support — 1.8 V / 2.5 V / 3.3 V / 5.0 V (MultiVolt I/O)
Pin-to-Pin Delay — 7 ns (speed grade -7)
Speed Grade — 7 ns
In-System Programmability — Yes (JTAG, IEEE 1149.1)
Non-Volatile Configuration — Yes (EEPROM-based)

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern