EPM5032JC vs EPM5032JC25 Vergleich
Detaillierter Direktvergleich von EPM5032JC von Altera und EPM5032JC25 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.
Spezifikationsvergleich
| Parameter | EPM5032JC | EPM5032JC25 |
|---|---|---|
| Marke | Altera | Altera |
| Kategorie | FPGA & CPLD | FPGA & CPLD |
| Lebenszyklusstatus | Obsolete | Obsolete |
| Lagerstatus | In Stock | In Stock |
| Stückpreis (USD) | $13,50 | $23,95 |
| Family | MAX 5000 EPLD | MAX 5000 |
| Macrocells | 32 | — |
| Logic Gates | 600 usable gates | — |
| Maximum I/O Pins | 40 | — |
| Propagation Delay (tPD) | [DATA_NEEDED: specific speed grade value] | 25 ns |
| Supply Voltage (VCC) | 5 V | — |
| Input Type | TTL-compatible | — |
| Ausgangstyp | TTL/CMOS-compatible | — |
| Gehäuse | PLCC-44 | 28-pin PLCC (JC) |
| Betriebstemperatur | 0C to +70C (commercial) | — |
| Montageart | Surface Mount (J-lead) | Surface Mount |
| Programmability | UV-erasable (windowed ceramic) / OTP variants | — |
| Design Software | MAX+PLUS II / Quartus legacy | — |
| JEDEC Standard | JEDEC PLCC-44 footprint | — |
| RoHS-Status | unknown | [DATA_NEEDED: RoHS status] |
| Lead-Free | unknown | — |
| Device | — | EPM5032 |
| Logic Elements | — | 32 macrocells |
| Maximum Internal Frequency | — | 62.5 MHz |
| Product Terms | — | 320 |
| Flip-Flops | — | 32 |
| Dedicated Inputs | — | 7 |
| Bidirectional I/O Pins | — | 16 |
| Total Inputs to Array | — | 24 |
| Anzahl der Ausgänge | — | 16 |
| Architecture | — | PAL-type macrocells with global Programmable Interconnect Array (PIA) |
| Technology | — | CMOS EPROM, UV-erasable (windowed) / OTP |
| Versorgungsspannung | — | 5 V (TTL-level I/O) |