EPM7128SQC100-15 vs EPM7128SQC100-7F Vergleich

Detaillierter Direktvergleich von EPM7128SQC100-15 von Altera und EPM7128SQC100-7F von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Altera
EPM7128SQC100-15 EPM7128SQC100-15 - MAX 7000 CPLD 128MC 15ns 5V | Altera/Intel

EPM7128SQC100-15 - MAX 7000 CPLD 128MC 15ns 5V | Altera/Intel

EPM7128SQC100-15 ⚠ Letzte Bestellmöglichkeit

Spezifikationsvergleich

Parameter EPM7128SQC100-15 EPM7128SQC100-7F
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Letzte Kaufgelegenheit Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $8,20 $9,75
Family MAX 7000 MAX 7000S
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 128 —
Logic Array Blocks (LABs) 4 (16 macrocells each) —
User I/Os 84 —
Pin-to-Pin Delay (tPD) 15 ns 7.5 ns
Maximum Frequency (fMAX) [DATA_NEEDED: fMAX value] —
Typical Gate Count 2,500 gates —
Supply Voltage (VCCINT) 5 V (5% tolerance) 4.75 V to 5.25 V (5 V nominal)
Programming Technology EEPROM (in-system programmable via JTAG) —
JTAG Interface IEEE Std. 1149.1 compliant —
Gehäuse 100-pin PQFP (Plastic Quad Flat Pack) 100-pin PQFP (SQC100), surface-mount
Betriebstemperatur 0C to +70C (Commercial) 0 °C to 70 °C (Commercial)
Montageart Surface Mount Surface Mount
MSL-Level 3 (168 hours) —
RoHS-Status Non-compliant (SnPb lead finish - legacy PQFP) [DATA_NEEDED: confirmed from manufacturer]
Logic Elements / Blocks — 8 LABs
Number of Macrocells — 128
Number of Usable Gates — 2,500
Maximum Operating Frequency — 125 MHz
Number of User I/O — 84
Programmable Type — In-System Programmable (ISP), EEPROM
JTAG Boundary-Scan — Yes (IEEE 1149.1 BST)
Open-Drain Output Option — Yes
Lead-Free (Pb-Free) — Yes (matte-tin, '-F' suffix)
Speichertyp — Non-volatile (EEPROM configuration)

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern