EPM7512BQC208-5 vs EPM7512BQC208-10 Vergleich

Detaillierter Direktvergleich von EPM7512BQC208-5 von Altera und EPM7512BQC208-10 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM7512BQC208-5 EPM7512BQC208-10
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Obsolete NRND
Lagerstatus In Stock In Stock
Stückpreis (USD) $38,66 $19,40
Family MAX 7000B MAX 7000B
Device Type EEPROM-based Complex Programmable Logic Device (CPLD) —
Macrocells 512 512
Usable Gates 10,000 10,000
User I/O Pins 176 —
Logic Array Blocks 16 —
Propagation Delay (tPD) 5 ns —
Internal Frequency 163.9 MHz —
Supply Voltage (VCCINT) 2.375 V to 2.625 V (2.5 V nominal) —
Programmable Type In System Programmable (ISP) In-System Programmable (EEPROM)
Configuration Memory EEPROM (non-volatile) —
Gehäuse 208-pin PQFP (28x28 mm) —
Package Code FQFP / S-PQFP-G208 —
Terminal Pitch 0.5 mm —
Montageart Surface Mount Surface Mount
Betriebstemperatur 0C to 70C (commercial) 0 C to +70 C (commercial)
JTAG Support IEEE 1149.1 boundary-scan —
Speed Grade -5 (fastest MAX 7000B grade) —
RoHS-Status [DATA_NEEDED: RoHS status] unknown
Series — MAX 7000B
Logic Elements / Blocks — 32 LABs (16 macrocells per LAB)
User I/Os — 176
Propagation Delay (tpd) — 10 ns (max, pin-to-pin)
Internal Supply Voltage — 2.375 V to 2.625 V (nominal 2.5 V)
Gehäuse / Bauform — 208-pin PQFP (28x28 mm), S-PQFP-G208
Architecture — CMOS, Multiple Array Matrix (MAX) second-generation
JTAG / Boundary Scan — IEEE Std 1149.1 compliant
MSL-Level — [DATA_NEEDED: MSL Level]

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern