EPM9320RC208-20 vs EPM9320ARC208-10 Vergleich

Detaillierter Direktvergleich von EPM9320RC208-20 von Altera und EPM9320ARC208-10 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Altera
EPM9320ARC208-10 EPM9320ARC208-10 - MAX 9000 CPLD, 320 Macro, 10ns | Altera

EPM9320ARC208-10 - MAX 9000 CPLD, 320 Macro, 10ns | Altera

EPM9320ARC208-10 ⚠ Letzte Bestellmöglichkeit

Spezifikationsvergleich

Parameter EPM9320RC208-20 EPM9320ARC208-10
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Obsolete Letzte Kaufgelegenheit
Lagerstatus In Stock In Stock
Stückpreis (USD) $21,90 $21,40
Family MAX 9000 —
Device Type CPLD (Complex Programmable Logic Device) —
Macrocells 320 320
Logic Array Blocks (LABs) 20 —
Usable Gates 6,000 6,000
Maximum I/O Pins 132 —
Propagation Delay (tPD max) 20 ns —
Supply Voltage (VCCINT) 4.75 V to 5.25 V —
Programming Technology EEPROM, in-system programmable (ISP) —
Boundary-Scan Interface IEEE Std. 1149.1 (JTAG) —
Betriebstemperatur 0 °C to 70 °C (commercial) [DATA_NEEDED: operating temperature range]
Gehäuse 208-RQFP, exposed pad (208-BFQFP) RQFP-208 (Power Quad Flat Pack)
Montageart Surface Mount Surface Mount
Architecture Multiple Array Matrix (MAX), 3rd generation —
Process Technology CMOS, 5.0 V EEPROM —
Reprogrammability Yes, unlimited ISP cycles —
Device Family — MAX 9000
Product Type — CPLD (Complex Programmable Logic Device)
Pin-to-Pin Delay (tPD) — 10 ns
Maximum Frequency — 144.9 MHz
Versorgungsspannung — 5.0 V
Logic Blocks (LABs) — 16
Programmability — EEPROM, in-system programmable via JTAG
JTAG Support — IEEE Std. 1149.1 compliant
Speed/Power Optimization — Per-macrocell programmable, 50% power mode available
RoHS-Status — [DATA_NEEDED: RoHS compliance status]

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern