EPM9320RI208-20N vs EPM9320RC208-20N Vergleich

Detaillierter Direktvergleich von EPM9320RI208-20N von Altera und EPM9320RC208-20N von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM9320RI208-20N EPM9320RC208-20N
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus NRND Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $0,00 $0,00
Device Family MAX 9000 (EPM9320) MAX 9000
Logic Type EEPROM-based Complex Programmable Logic Device (CPLD) Complex Programmable Logic Device (CPLD)
Macrocells 320 —
Flip-Flops 484 —
Propagation Delay (tPD) 20 ns —
Supply Voltage (VCC) 5.0 V —
I/O Voltage Tolerance 3.3 V or 5 V configurable —
Gehäuse 208-pin PQFP (Plastic Quad Flat Pack) 208-pin RQFP (PowerQuad II)
Package Lead Pitch 0.500 mm —
Number of Terminals 208 —
Betriebstemperaturbereich -40C to +85C (Industrial) —
In-System Programmability Yes, 5.0 V ISP via JTAG Yes, via IEEE Std. 1149.1 JTAG
JTAG Interface IEEE Std. 1149.1 compliant —
Configuration Memory EEPROM (non-volatile) EEPROM (non-volatile)
Dedicated Input Pins 4 (low-skew global distribution) —
Minimum DC Input on I/O Pins -0.5 V —
Minimum DC Input on Dedicated Inputs -0.3 V —
Input Undershoot/ Overshoot -2.0 V / 7.0 V for <20 ns (no-load) —
Montageart Surface Mount Surface Mount
RoHS-Status [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Usable Gates — 6,000
Macro Cells — 320
Logic Array Blocks — 20
Maximum Pin-to-Pin Delay (tPD) — 20 ns
Maximum Operating Frequency — 100 MHz
Versorgungsspannung — 5.0 V
User I/O Pins — 168
Betriebstemperatur — [DATA_NEEDED: operating temperature range]
Lead Finish — [DATA_NEEDED: lead finish]
MSL-Level — [DATA_NEEDED: MSL level]

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern