EPM9320RI208-20N vs EPM9320RC208-20N Comparación

Comparación detallada lado a lado de EPM9320RI208-20N por Altera y EPM9320RC208-20N por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM9320RI208-20N EPM9320RC208-20N
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida NRND Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $0,00 $0,00
Device Family MAX 9000 (EPM9320) MAX 9000
Logic Type EEPROM-based Complex Programmable Logic Device (CPLD) Complex Programmable Logic Device (CPLD)
Macrocells 320 —
Flip-Flops 484 —
Propagation Delay (tPD) 20 ns —
Supply Voltage (VCC) 5.0 V —
I/O Voltage Tolerance 3.3 V or 5 V configurable —
Encapsulado 208-pin PQFP (Plastic Quad Flat Pack) 208-pin RQFP (PowerQuad II)
Package Lead Pitch 0.500 mm —
Number of Terminals 208 —
Rango de temperatura de funcionamiento -40C to +85C (Industrial) —
In-System Programmability Yes, 5.0 V ISP via JTAG Yes, via IEEE Std. 1149.1 JTAG
JTAG Interface IEEE Std. 1149.1 compliant —
Configuration Memory EEPROM (non-volatile) EEPROM (non-volatile)
Dedicated Input Pins 4 (low-skew global distribution) —
Minimum DC Input on I/O Pins -0.5 V —
Minimum DC Input on Dedicated Inputs -0.3 V —
Input Undershoot/ Overshoot -2.0 V / 7.0 V for <20 ns (no-load) —
Tipo de montaje Surface Mount Surface Mount
Estado RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Usable Gates — 6,000
Macro Cells — 320
Logic Array Blocks — 20
Maximum Pin-to-Pin Delay (tPD) — 20 ns
Maximum Operating Frequency — 100 MHz
Tensión de alimentación — 5.0 V
User I/O Pins — 168
Temperatura de funcionamiento — [DATA_NEEDED: operating temperature range]
Lead Finish — [DATA_NEEDED: lead finish]
Nivel MSL — [DATA_NEEDED: MSL level]

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización