EPM9560RC208-19 vs EPM9560RC208-15 Vergleich

Detaillierter Direktvergleich von EPM9560RC208-19 von Altera und EPM9560RC208-15 von Altera. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Spezifikationsvergleich

Parameter EPM9560RC208-19 EPM9560RC208-15
Marke Altera Altera
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Obsolete Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $16,20 $0,00
Device Family MAX 9000 —
Product Type CPLD (Complex Programmable Logic Device) —
Macrocells 560 —
Usable Gates 12,000 12,000 gates
Logic Array Blocks (LABs) [DATA_NEEDED: LAB count] —
Flip-Flops 772 —
User I/O Pins 149 —
Propagation Delay (tPD) 19 ns —
Maximum Frequency [DATA_NEEDED: fMAX] —
Supply Voltage (VCCINT) 5.0 V —
I/O Voltage Tolerance 3.3 V / 5 V —
In-System Programmability Yes (IEEE 1149.1 JTAG) Yes, via IEEE Std. 1149.1 JTAG
Technology CMOS EEPROM —
Gehäuse RQFP-208 (208-pin PQFP) 208-pin RQFP (Power Quad Flat Pack)
JEDEC Package Code S-PQFP-G208 —
Betriebstemperatur [DATA_NEEDED: operating temperature grade] [DATA_NEEDED: operating temperature range]
Montageart Surface Mount Surface Mount
RoHS-Status [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Family — MAX 9000
Device Type — EEPROM-based Complex Programmable Logic Device (CPLD)
Macro Cells — 560 macro cells
Pin-to-Pin Delay — 15 ns
Counter Speed — 117.6 MHz
Versorgungsspannung — 5.0 V
Configuration Technology — EEPROM (non-volatile)
Number of I/O Pins — [DATA_NEEDED: number of I/O pins]
Logic Array Blocks — [DATA_NEEDED: number of logic array blocks]
Speed Grade — -15 (15 ns pin-to-pin)
Architecture — Third-generation Multiple Array MatriX (MAX)

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern