EPM9560RC210-20 vs EPM9560RC208-20N Vergleich

Detaillierter Direktvergleich von EPM9560RC210-20 von Altera und EPM9560RC208-20N von Intel. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.

Altera
EPM9560RC210-20 EPM9560RC210-20 - MAX 9000 CPLD 560 Macrocells | Altera

EPM9560RC210-20 - MAX 9000 CPLD 560 Macrocells | Altera

EPM9560RC210-20 ⚠ Letzte Bestellmöglichkeit

Spezifikationsvergleich

Parameter EPM9560RC210-20 EPM9560RC208-20N
Marke Altera Intel
Kategorie FPGA & CPLD FPGA & CPLD
Lebenszyklusstatus Letzte Kaufgelegenheit Obsolete
Lagerstatus In Stock In Stock
Stückpreis (USD) $60,00 $0,00
Family MAX 9000 —
Product Type CPLD (Complex Programmable Logic Device) —
Macrocells 560 560
Usable Gates 12,000 12,000
Logic Array Blocks (LABs) 16 —
Gehäuse RQFP-210 (Power Quad Flat Pack, 0.5mm pitch) 208-pin RQFP (PowerQuad Flat Pack)
Pin-to-Pin Delay (tPD) 20 ns —
Clock-to-Output (tCO) 12 ns —
Maximum User I/O [DATA_NEEDED: 212 I/O per datasheet, package-dependent] —
Versorgungsspannung 5 V 5.0 V
Process Technology 0.65 um EEPROM —
In-System Programmability Yes (MAX+PLUS II flow) Yes, via IEEE Std. 1149.1 JTAG
Boundary-Scan (JTAG) IEEE Std 1149.1 compliant —
Betriebstemperatur [DATA_NEEDED: commercial 0C to 70C typical; industrial variants exist] [DATA_NEEDED: operating temperature range]
Montageart Surface Mount Surface Mount
RoHS-Status RoHS3 Compliant (per supplier listing) Lead-free (N suffix)
Device Family — MAX 9000 (EPM9560)
Propagation Delay (tPD) — 20 ns
User I/O Pins — 149
Configuration Technology — EEPROM (non-volatile)
JTAG Interface — IEEE Std. 1149.1
Logic Architecture — Multiple Array MatriX (MAX), third-generation CMOS EEPROM
Flip-Flops — 772 (per EPM9560 series data)
Speed Grade — -20 (20 ns)
MSL-Level — [DATA_NEEDED: MSL level]

Datenblätter & Ressourcen

Alle Produkte durchsuchen BOM erstellen Angebot anfordern