K3KL5L50QM-JGCT vs K3LKBKB0BM-MGCP Vergleich
Detaillierter Direktvergleich von K3KL5L50QM-JGCT von Samsung Electronics und K3LKBKB0BM-MGCP von Samsung Electronics. Vergleichen Sie die wichtigsten Spezifikationen, elektrischen Parameter, Gehäuse, Lebenszyklusstatus, Preise und Verfügbarkeit, um das beste Bauteil für Ihre Designanforderungen zu ermitteln.
Samsung Electronics
K3KL5L50QM-JGCT - 128Gb LPDDR5X 7500Mbps DRAM | Samsung
K3KL5L50QM-JGCT ✗ Abgekündigt
Spezifikationsvergleich
| Parameter | K3KL5L50QM-JGCT | K3LKBKB0BM-MGCP |
|---|---|---|
| Marke | Samsung Electronics | Samsung Electronics |
| Kategorie | Memory ICs | Memory ICs |
| Lebenszyklusstatus | Ende des Lebenszyklus | Aktiv |
| Lagerstatus | In Stock | In Stock |
| Stückpreis (USD) | $64,00 | $46,62 |
| Speichertyp | LPDDR5X DRAM (volatile) | DRAM (LPDDR5 SDRAM) |
| Speichergröße | 128 Gb (16 GB) | 32 Gbit |
| Memory Organization | x64 | — |
| Interface Speed | 7500 Mbps (LPDDR5X-7500) | — |
| Schnittstellentyp | LPDDR5X parallel interface | — |
| Supply Voltage (VDD1) | 1.8 V | — |
| Supply Voltage (VDD2) | 1.05 V | — |
| Supply Voltage (VDD2Q/other) | 0.9 V | — |
| Supply Voltage (VDDQ) | 0.5 V | — |
| Betriebstemperatur | -25C to +85C | -25C to +85C |
| Gehäuse | 441-ball FBGA | FBGA-315 |
| Montageart | Surface Mount (BGA) | Surface Mount |
| Technology | LPDDR5X (JEDEC LPDDR5 extended) | — |
| Application Class | AI, in-vehicle and mobile devices | — |
| Product Status | EOL (End of Life) | — |
| RoHS-Status | [DATA_NEEDED: RoHS status] | Compliant |
| MSL-Level | [DATA_NEEDED: moisture sensitivity level] | [DATA_NEEDED: MSL level] |
| Speicherorganisation | — | 1G x 32 |
| Datenrate | — | 6400 Mbps per pin |
| Supply Voltage Rails | — | 500 mV, 900 mV, 1.05 V, 1.8 V |
| Schnittstelle | — | LPDDR5 x32 |
| Technology Generation | — | LPDDR5 (JEDEC LPDDR5 family) |
| Density per Package | — | 4 GB (32 Gbit) |
| Refresh | — | Self-refresh and auto-refresh (LPDDR5 standard) |
| Application Segment | — | Mobile, embedded, industrial computing |
| Standby / Deep Sleep | — | LPDDR5 deep-sleep power states |
| Access Time / Latency | — | [DATA_NEEDED: CAS latency] |