ADS54J54IRGC25 vs ADS62P48IRGC25 Comparación

Comparación detallada lado a lado de ADS54J54IRGC25 por Texas Instruments y ADS62P48IRGC25 por Texas Instruments. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Texas Instruments
ADS54J54IRGC25 ADS54J54IRGC25 - 14-Bit 500MSPS Quad ADC | Texas Instruments

ADS54J54IRGC25 - 14-Bit 500MSPS Quad ADC | Texas Instruments

ADS54J54IRGC25 ✓ Activo
Texas Instruments
ADS62P48IRGC25 ADS62P48IRGC25 - Dual 14-Bit 210MSPS ADC | Texas Instruments

ADS62P48IRGC25 - Dual 14-Bit 210MSPS ADC | Texas Instruments

ADS62P48IRGC25 ✓ Activo

Comparación de especificaciones

Parámetro ADS54J54IRGC25 ADS62P48IRGC25
Marca Texas Instruments Texas Instruments
Categoría ADC/DAC ADC/DAC
Estado del ciclo de vida Activo Activo
Estado del stock In Stock In Stock
Precio unitario (USD) $128,00 $49,20
Resolución 14 bit 14 bit
Number of Channels 4 2 (Dual)
Sample Rate 500 MSPS per channel —
Architecture Pipelined Pipelined
Digital Interface JESD204B (subclass 0/1) —
Analog Input Range 1.5 Vpp (max) —
Supply Voltage - Analog 1.8 V —
Supply Voltage - Digital 1.0 V —
Supply Voltage - I/O 1.8 V —
Input Bandwidth [DATA_NEEDED: input bandwidth] —
SNR [DATA_NEEDED: SNR dBFS] —
ENOB [DATA_NEEDED: ENOB] —
SFDR [DATA_NEEDED: SFDR dBc] —
Power Dissipation ~1 W per channel (typ) —
Temperatura de funcionamiento -40C to +85C —
Encapsulado 64-VQFN (RGC) 9x9 mm —
Package Code HVQCCN —
Tipo de montaje Surface Mount Surface Mount
Estado RoHS Compliant Compliant
Nivel MSL [DATA_NEEDED: MSL level] 3
Sample Rate (max) — 210 MSPS
Input Type — Differential analog inputs
Output Interface — DDR LVDS / Parallel CMOS (selectable)
Analog Supply Voltage — 1.8 V
Digital Supply Voltage — 3.3 V
Rango de temperatura de funcionamiento — -40 C to +85 C (Industrial)
Encapsulado / Carcasa — 64-VQFN (RGC) 9x9 mm (HVQCCN)
Recuento de pines — 64
Lead Free — Yes
Input Clock Type — LVDS differential clock
Internal Dither — Yes (programmable)
Programmable Gain — Yes (improves SFDR at lower FS inputs)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización