EP1810GC-35 vs EP1810JC-45 Comparación

Comparación detallada lado a lado de EP1810GC-35 por Altera y EP1810JC-45 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP1810GC-35 EP1810JC-45
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Última compra NRND
Estado del stock In Stock In Stock
Precio unitario (USD) $177,12 $21,10
Device Type EPLD (Erasable Programmable Logic Device) —
Logic Family Altera Classic EPLD —
Technology CMOS, UV-erasable EPROM cells CMOS, UV-erasable
Encapsulado CPGA-68 (Ceramic Pin Grid Array, 68-pin) PLCC-68 (QCCJ, J-Lead, windowed ceramic)
Número de pines 68 —
Propagation Delay (tpd max) 40 ns —
Maximum Inputs 64 —
Maximum Outputs 48 —
Macrocells 16 48
I/O Standard TTL-compatible —
Programming Method UV erasure + EPROM programming —
Temperatura de funcionamiento [DATA_NEEDED: operating temperature range] —
Tensión de alimentación [DATA_NEEDED: VCC range] —
Tipo de montaje Through Hole Surface Mount
Estado RoHS Not applicable (legacy ceramic package) [DATA_NEEDED: RoHS compliance not stated in verified data]
Lead-Free Status Not applicable —
Manufacturer (current source) Rochester Electronics (authorized Altera EPLD partner) —
Original Manufacturer Altera Corporation (now Intel FPGA) —
Product Type — Classic EPLD (Erasable Programmable Logic Device)
Family — EP1810 (Classic EPLD Family)
Equivalent Gates — 2100 gates
Dedicated Inputs — 12
I/O Pins — 48
Total User I/O — 60
Propagation Delay (tpd) — 45 ns
Frecuencia de reloj máxima — 33.3 MHz
Maximum Supply Voltage — 5.25 V
Recuento de pines — 68
Package Code — QCCJ
Temperature Grade — Commercial

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización