EP1810GI-45 vs EP1810GM883 Comparación

Comparación detallada lado a lado de EP1810GI-45 por Altera y EP1810GM883 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP1810GI-45 EP1810GM883
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $56,40 $175,00
Device Type UV Erasable Programmable Logic Device (EPLD) UV-Erasable Programmable Logic Device (EPLD)
Family Altera Classic EPLD Classic EPLD (EP1810 series)
Macrocells 24 48
Flip-Flops 48 —
Propagation Delay (tpd) 45 ns 45 ns (max)
Speed Grade -45 —
Technology CMOS —
Package Type Ceramic Pin Grid Array with UV window —
Recuento de pines 68 —
Tipo de montaje Through-Hole Through-Hole (PGA socket)
Programmable Yes (UV-erasable, electrically programmable) —
Estado RoHS Non-compliant (ceramic PGA) [DATA_NEEDED: hermetic ceramic PGA is typically non-RoHS due to lead-bearing solder/finish; not confirmed in source data]
Lead-Free No [DATA_NEEDED: military 883B screened parts commonly use SnPb finish]
Temperatura de funcionamiento [DATA_NEEDED: operating temperature range] -55C to +125C (MIL-STD-883 Class B)
Tensión de alimentación [DATA_NEEDED: VCC range] —
Dedicated Inputs — 12
User I/O Pins — 48
Total Terminals — 68
Global Clocks — 4
Supply Voltage (Vcc) — 4.5 V to 5.5 V (nominal 5 V)
Maximum Toggle Frequency (fmax) — [DATA_NEEDED: fmax value not in source data; Classic EPLD family typical 35-80 MHz depending on grade]
Process Technology — CMOS, UV-erasable
Encapsulado — 68-Pin Ceramic Pin Grid Array (PGA)
Screening — MIL-STD-883 Class B (suffix '883' denotes MIL processing)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización