EP1810GI-45 vs EP1810GM883 Comparaison

Comparaison détaillée côte à côte de EP1810GI-45 par Altera et EP1810GM883 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP1810GI-45 EP1810GM883
Marque Altera Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $56,40 $175,00
Device Type UV Erasable Programmable Logic Device (EPLD) UV-Erasable Programmable Logic Device (EPLD)
Family Altera Classic EPLD Classic EPLD (EP1810 series)
Macrocells 24 48
Flip-Flops 48 —
Propagation Delay (tpd) 45 ns 45 ns (max)
Speed Grade -45 —
Technology CMOS —
Package Type Ceramic Pin Grid Array with UV window —
Nombre de broches 68 —
Type de montage Through-Hole Through-Hole (PGA socket)
Programmable Yes (UV-erasable, electrically programmable) —
Statut RoHS Non-compliant (ceramic PGA) [DATA_NEEDED: hermetic ceramic PGA is typically non-RoHS due to lead-bearing solder/finish; not confirmed in source data]
Lead-Free No [DATA_NEEDED: military 883B screened parts commonly use SnPb finish]
Température de fonctionnement [DATA_NEEDED: operating temperature range] -55C to +125C (MIL-STD-883 Class B)
Tension d'alimentation [DATA_NEEDED: VCC range] —
Dedicated Inputs — 12
User I/O Pins — 48
Total Terminals — 68
Global Clocks — 4
Supply Voltage (Vcc) — 4.5 V to 5.5 V (nominal 5 V)
Maximum Toggle Frequency (fmax) — [DATA_NEEDED: fmax value not in source data; Classic EPLD family typical 35-80 MHz depending on grade]
Process Technology — CMOS, UV-erasable
Boîtier — 68-Pin Ceramic Pin Grid Array (PGA)
Screening — MIL-STD-883 Class B (suffix '883' denotes MIL processing)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis