EP1810GI-45 vs EP1810JC-45 Comparación
Comparación detallada lado a lado de EP1810GI-45 por Altera y EP1810JC-45 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.
Comparación de especificaciones
| Parámetro | EP1810GI-45 | EP1810JC-45 |
|---|---|---|
| Marca | Altera | Altera |
| Categoría | FPGA & CPLD | FPGA & CPLD |
| Estado del ciclo de vida | Obsolete | NRND |
| Estado del stock | In Stock | In Stock |
| Precio unitario (USD) | $56,40 | $21,10 |
| Device Type | UV Erasable Programmable Logic Device (EPLD) | — |
| Family | Altera Classic EPLD | EP1810 (Classic EPLD Family) |
| Macrocells | 24 | 48 |
| Flip-Flops | 48 | — |
| Propagation Delay (tpd) | 45 ns | 45 ns |
| Speed Grade | -45 | — |
| Technology | CMOS | CMOS, UV-erasable |
| Package Type | Ceramic Pin Grid Array with UV window | — |
| Recuento de pines | 68 | 68 |
| Tipo de montaje | Through-Hole | Surface Mount |
| Programmable | Yes (UV-erasable, electrically programmable) | — |
| Estado RoHS | Non-compliant (ceramic PGA) | [DATA_NEEDED: RoHS compliance not stated in verified data] |
| Lead-Free | No | — |
| Temperatura de funcionamiento | [DATA_NEEDED: operating temperature range] | — |
| Tensión de alimentación | [DATA_NEEDED: VCC range] | — |
| Product Type | — | Classic EPLD (Erasable Programmable Logic Device) |
| Equivalent Gates | — | 2100 gates |
| Dedicated Inputs | — | 12 |
| I/O Pins | — | 48 |
| Total User I/O | — | 60 |
| Frecuencia de reloj máxima | — | 33.3 MHz |
| Maximum Supply Voltage | — | 5.25 V |
| Encapsulado | — | PLCC-68 (QCCJ, J-Lead, windowed ceramic) |
| Package Code | — | QCCJ |
| Temperature Grade | — | Commercial |