EP1810JC-45 vs EP1810GI-45 Comparación
Comparación detallada lado a lado de EP1810JC-45 por Altera y EP1810GI-45 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.
Comparación de especificaciones
| Parámetro | EP1810JC-45 | EP1810GI-45 |
|---|---|---|
| Marca | Altera | Altera |
| Categoría | FPGA & CPLD | FPGA & CPLD |
| Estado del ciclo de vida | NRND | Obsolete |
| Estado del stock | In Stock | In Stock |
| Precio unitario (USD) | $21,10 | $56,40 |
| Product Type | Classic EPLD (Erasable Programmable Logic Device) | — |
| Family | EP1810 (Classic EPLD Family) | Altera Classic EPLD |
| Macrocells | 48 | 24 |
| Equivalent Gates | 2100 gates | — |
| Dedicated Inputs | 12 | — |
| I/O Pins | 48 | — |
| Total User I/O | 60 | — |
| Propagation Delay (tpd) | 45 ns | 45 ns |
| Frecuencia de reloj máxima | 33.3 MHz | — |
| Technology | CMOS, UV-erasable | CMOS |
| Maximum Supply Voltage | 5.25 V | — |
| Encapsulado | PLCC-68 (QCCJ, J-Lead, windowed ceramic) | — |
| Recuento de pines | 68 | 68 |
| Package Code | QCCJ | — |
| Temperature Grade | Commercial | — |
| Tipo de montaje | Surface Mount | Through-Hole |
| Estado RoHS | [DATA_NEEDED: RoHS compliance not stated in verified data] | Non-compliant (ceramic PGA) |
| Device Type | — | UV Erasable Programmable Logic Device (EPLD) |
| Flip-Flops | — | 48 |
| Speed Grade | — | -45 |
| Package Type | — | Ceramic Pin Grid Array with UV window |
| Programmable | — | Yes (UV-erasable, electrically programmable) |
| Lead-Free | — | No |
| Temperatura de funcionamiento | — | [DATA_NEEDED: operating temperature range] |
| Tensión de alimentación | — | [DATA_NEEDED: VCC range] |