EP1810JC-45 vs EP1810GI-45 Comparaison
Comparaison détaillée côte à côte de EP1810JC-45 par Altera et EP1810GI-45 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.
Comparaison des spécifications
| Paramètre | EP1810JC-45 | EP1810GI-45 |
|---|---|---|
| Marque | Altera | Altera |
| Catégorie | FPGA & CPLD | FPGA & CPLD |
| Statut du cycle de vie | NRND | Obsolete |
| Statut du stock | In Stock | In Stock |
| Prix unitaire (USD) | $21,10 | $56,40 |
| Product Type | Classic EPLD (Erasable Programmable Logic Device) | — |
| Family | EP1810 (Classic EPLD Family) | Altera Classic EPLD |
| Macrocells | 48 | 24 |
| Equivalent Gates | 2100 gates | — |
| Dedicated Inputs | 12 | — |
| I/O Pins | 48 | — |
| Total User I/O | 60 | — |
| Propagation Delay (tpd) | 45 ns | 45 ns |
| Fréquence d'horloge maximale | 33.3 MHz | — |
| Technology | CMOS, UV-erasable | CMOS |
| Maximum Supply Voltage | 5.25 V | — |
| Boîtier | PLCC-68 (QCCJ, J-Lead, windowed ceramic) | — |
| Nombre de broches | 68 | 68 |
| Package Code | QCCJ | — |
| Temperature Grade | Commercial | — |
| Type de montage | Surface Mount | Through-Hole |
| Statut RoHS | [DATA_NEEDED: RoHS compliance not stated in verified data] | Non-compliant (ceramic PGA) |
| Device Type | — | UV Erasable Programmable Logic Device (EPLD) |
| Flip-Flops | — | 48 |
| Speed Grade | — | -45 |
| Package Type | — | Ceramic Pin Grid Array with UV window |
| Programmable | — | Yes (UV-erasable, electrically programmable) |
| Lead-Free | — | No |
| Température de fonctionnement | — | [DATA_NEEDED: operating temperature range] |
| Tension d'alimentation | — | [DATA_NEEDED: VCC range] |