EP1810JI-45 vs EP1810GM883B Comparación

Comparación detallada lado a lado de EP1810JI-45 por Altera y EP1810GM883B por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP1810JI-45 EP1810GM883B
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete NRND
Estado del stock In Stock In Stock
Precio unitario (USD) $9,75 $125,40
Manufacturer Altera (now Intel FPGA) —
Series Classic EPLD Family —
Device Type UV-Erasable / OTP Complex PLD —
Macrocell Count 48 —
Maximum Operating Frequency 33.3 MHz —
Propagation Delay (tPD) 50 ns 50 ns max
Configurable I/O Lines 48 —
Dedicated Inputs 12 12
Technology CMOS EPROM CMOS, UV-erasable
Package Code QCCJ —
Package Type 68-pin JLCC (J-leaded ceramic chip carrier) Ceramic Pin Grid Array (PGA), 84 pins
Terminal Form J BEND —
Package Shape SQUARE —
Number of Terminals 68 —
Temperature Grade INDUSTRIAL —
Temperatura de funcionamiento -40 °C to +85 °C -55 °C to +125 °C (Military, MIL-STD-883B)
Tensión de alimentación 5 V (TTL compatible) —
Programming Method UV-erase (windowed) / OTP via JEDEC UV-erasable / Altera programming hardware
Device Family — EP1810 (Classic EPLD)
Macrocells — 48
User Flip-Flops — Up to 64
Total Inputs — 60
I/O Pins — 48 (bidirectional, tri-state)
Supply Voltage (VCC) — 4.5 V to 5.5 V
Package Designator — GM (ceramic PGA)
Processing Level — MIL-STD-883B (Class B)
Tipo de montaje — Through-hole (PGA socket or PCB through-hole)
Lead-Free / RoHS — [DATA_NEEDED: lead-free status]
Logic Family — TTL-compatible I/O

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización