EP1810JM-45 vs EP1810GM883B Comparación

Comparación detallada lado a lado de EP1810JM-45 por Altera y EP1810GM883B por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP1810JM-45 EP1810GM883B
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete NRND
Estado del stock In Stock In Stock
Precio unitario (USD) $14,20 $125,40
Device Family Classic EPLD (EP1810 series) EP1810 (Classic EPLD)
Macrocells 48 48
Usable Gates ~900 gates —
Propagation Delay (tpd) 45 ns (max, -45 speed grade) —
Supply Voltage (VCC) 4.5 V to 5.5 V 4.5 V to 5.5 V
Technology CMOS, UV-EPROM configuration CMOS, UV-erasable
Package Type JLCC-68 (ceramic J-leaded chip carrier) Ceramic Pin Grid Array (PGA), 84 pins
Package Code JM (windowed ceramic, UV-erasable) —
Recuento de pines 68 —
Temperatura de funcionamiento -55 C to +125 C (military grade) -55 °C to +125 °C (Military, MIL-STD-883B)
I/O Compatibility CMOS / TTL —
Configuration Method JEDEC fuse map, EPROM programmer —
Programming Technology UV-erasable EPROM (non-volatile, instant-on) —
Tipo de montaje Surface Mount (J-lead) Through-hole (PGA socket or PCB through-hole)
Logic Type EPLD / PLD (programmable logic device) —
Estado RoHS [DATA_NEEDED: RoHS status - legacy mil-spec part] —
Nivel MSL [DATA_NEEDED: MSL level] —
User Flip-Flops — Up to 64
Total Inputs — 60
Dedicated Inputs — 12
I/O Pins — 48 (bidirectional, tri-state)
Propagation Delay (tPD) — 50 ns max
Package Designator — GM (ceramic PGA)
Processing Level — MIL-STD-883B (Class B)
Programming Method — UV-erasable / Altera programming hardware
Lead-Free / RoHS — [DATA_NEEDED: lead-free status]
Logic Family — TTL-compatible I/O

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización