EP1810LC-25 vs EP1810LC-25T Comparación

Comparación detallada lado a lado de EP1810LC-25 por Altera y EP1810LC-25T por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP1810LC-25 EP1810LC-25T
Marca Altera Intel
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete NRND
Estado del stock In Stock In Stock
Precio unitario (USD) $8,40 $8,40
Product Family Altera Classic EPLD —
Part Number EP1810LC-25 —
Macrocells 48 48 (4 quadrants x 12 macrocells)
Propagation Delay (tPD) 25 ns 25 ns
Dedicated Inputs 12 16
I/O Pins 48 —
External Clock Inputs 4 —
Supply Voltage (VCC) 5 V (TTL-compatible) 5 V nominal
Operating Mode Turbo-only (no slow-power mode) —
Encapsulado 68-pin JLCC (J-leaded ceramic chip carrier) 28-pin J-lead PLCC (Plastic Leaded Chip Carrier)
Package Code LC = 68-pin JLCC —
Tipo de montaje Surface Mount Surface Mount
Technology CMOS EPLD (erasable programmable logic device) CMOS, UV-erasable / OTP
Programmable Interconnect Global + Local buses —
Programming Method Altera Classic programmer + MAX+PLUS II legacy flow —
Estado del ciclo de vida Obsolete (legacy Altera Classic family) —
Estado RoHS [DATA_NEEDED: RoHS compliance not confirmed in legacy datasheet] [DATA_NEEDED: RoHS status - confirm with manufacturer]
Temperatura de funcionamiento [DATA_NEEDED: temperature grade for LC package] 0 °C to +70 °C (commercial)
Family — Altera Classic EP1810
Device Type — EPLD (Erasable/OTP Complex PLD)
Usable Gates — Approx. 900
Bidirectional I/O Pins — 48
External Clocks — 4
I/O Standard — TTL-compatible 5 V
Programming Tool — Altera MAX+PLUS II / Quartus Classic

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización