EP1810LC-25 vs EP1810LC-25T Comparaison

Comparaison détaillée côte à côte de EP1810LC-25 par Altera et EP1810LC-25T par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP1810LC-25 EP1810LC-25T
Marque Altera Intel
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $8,40 $8,40
Product Family Altera Classic EPLD —
Part Number EP1810LC-25 —
Macrocells 48 48 (4 quadrants x 12 macrocells)
Propagation Delay (tPD) 25 ns 25 ns
Dedicated Inputs 12 16
I/O Pins 48 —
External Clock Inputs 4 —
Supply Voltage (VCC) 5 V (TTL-compatible) 5 V nominal
Operating Mode Turbo-only (no slow-power mode) —
Boîtier 68-pin JLCC (J-leaded ceramic chip carrier) 28-pin J-lead PLCC (Plastic Leaded Chip Carrier)
Package Code LC = 68-pin JLCC —
Type de montage Surface Mount Surface Mount
Technology CMOS EPLD (erasable programmable logic device) CMOS, UV-erasable / OTP
Programmable Interconnect Global + Local buses —
Programming Method Altera Classic programmer + MAX+PLUS II legacy flow —
Statut du cycle de vie Obsolete (legacy Altera Classic family) —
Statut RoHS [DATA_NEEDED: RoHS compliance not confirmed in legacy datasheet] [DATA_NEEDED: RoHS status - confirm with manufacturer]
Température de fonctionnement [DATA_NEEDED: temperature grade for LC package] 0 °C to +70 °C (commercial)
Family — Altera Classic EP1810
Device Type — EPLD (Erasable/OTP Complex PLD)
Usable Gates — Approx. 900
Bidirectional I/O Pins — 48
External Clocks — 4
I/O Standard — TTL-compatible 5 V
Programming Tool — Altera MAX+PLUS II / Quartus Classic

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis