EP1S25F672C7N vs EP1S20F672C7N Comparación

Comparación detallada lado a lado de EP1S25F672C7N por Altera y EP1S20F672C7N por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP1S25F672C7N EP1S20F672C7N
Marca Altera Intel
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $535,00 $109,20
Device Family Stratix —
Logic Elements (LEs) 25,660 18,460
Logic Array Blocks (LABs) 2,566 —
Embedded Memory Bits 1,944,576 —
Maximum User I/O 473 586
Number of I/O Pins 672 (BGA balls) —
Encapsulado 672-BBGA (FineLine BGA), 35 × 35 mm, 1.27 mm pitch 672-FBGA (FineLine BGA)
Process Technology 0.13 µm CMOS 130 nm CMOS
Core Supply Voltage (VCCINT) 1.5 V —
I/O Supply Voltage (VCCIO) [DATA_NEEDED: bank-dependent 1.2 V–3.3 V] —
Temperatura de funcionamiento 0 °C to 85 °C (commercial) 0°C to +85°C (commercial)
Tipo de montaje Surface Mount Surface Mount
Configuration Method JTAG / Passive Serial / Active Serial —
Nivel MSL [DATA_NEEDED: MSL rating] [DATA_NEEDED: moisture sensitivity level]
Estado RoHS [DATA_NEEDED: confirm from product page] —
Series — Stratix (first generation)
Family — Stratix
Logic Cells — 18,460
Configurable Logic Blocks (CLBs) — 2,132
Embedded Memory (TriMatrix) — 1,669,248 bits (426 Kbit total)
DSP Blocks — 56 (dedicated 18x18 multipliers)
I/O Banks — [DATA_NEEDED: I/O bank count]
PLLs — Up to 12
Maximum Operating Frequency — 420.17 MHz
Core Voltage — 1.5 V
Package Body Size — 35 mm x 35 mm
Ball Pitch — 1.27 mm
Speed Grade — C7 (-7)
Lead-Free / RoHS — Yes (lead-free finish, RoHS compliant)
Configuration Modes — PS, PPS, FPP, JTAG

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización