EP20K1000EBC652-2X vs EP20K1500EBC652-1X Comparación

Comparación detallada lado a lado de EP20K1000EBC652-2X por Altera y EP20K1500EBC652-1X por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP20K1000EBC652-2X EP20K1500EBC652-1X
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida NRND Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $99,00 $175,00
Family APEX-20KE APEX 20KE
Device Logic Elements 38,400 —
Typical Gates 1,000,000 system gates —
Embedded Memory Bits 327,680 bits —
User I/O Pins 488 —
Maximum User I/O 488 —
Propagation Delay 1.6 ns 1.84 ns
Internal Maximum Frequency 350 MHz —
Logic Blocks / Macros 2,560 macros —
PLLs 4 —
Core Voltage 1.8 V 1.8 V
Process Technology 0.22 µm (some sources 0.15 µm) all-layer copper-metal CMOS 0.22 µm CMOS
Encapsulado 652-pin FCBGA / PBGA (45 x 45 mm, 1.27 mm pitch) 652-ball BGA (FCBGA / PBGA652)
Tipo de montaje Surface Mount Surface Mount
Temperatura de funcionamiento 0 °C to +85 °C (commercial) 0 °C to +85 °C (commercial)
Configuration Interface JTAG (IEEE 1149.1), Passive Serial, Altera configuration —
Estado RoHS Compliant [DATA_NEEDED: RoHS compliance]
Logic Elements / Cells — 51840
System Gates — 1.5 M
Macros — 3456
Total RAM Bits — 442368
User I/O — 488
Number of I/O Banks — [DATA_NEEDED: I/O bank count]
Internal Frequency — 160 MHz (per digchip) / 400 MHz (per fpgakey)
Nivel MSL — [DATA_NEEDED: MSL rating]
Configuration Method — JTAG / SRAM
Architecture — MultiCore (LUT + product-term)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización