EP20K100EBC652-2X vs EP20K100EBC356-3N Comparación

Comparación detallada lado a lado de EP20K100EBC652-2X por Altera y EP20K100EBC356-3N por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP20K100EBC652-2X EP20K100EBC356-3N
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $85,00 $92,00
Family APEX 20KE APEX 20K
Typical Gates 100,000 —
Maximum System Gates 263,000 —
Logic Elements 4,160 —
Embedded System Blocks (ESBs) 26 26
Maximum RAM Bits 53,248 —
Maximum User I/O Pins 246 —
Supply Voltage - Core 1.8 V —
Supply Voltage - I/O 1.8 V / 2.5 V / 3.3 V —
Encapsulado 652-ball BGA (EBC652) 356-LBGA (Ball Grid Array)
Speed Grade -2 (faster commercial) —
Process Technology 0.18 µm CMOS, SRAM-based 0.22 µm CMOS
Temperatura de funcionamiento 0C to +85C (commercial) 0 °C to +85 °C
Tipo de montaje Surface Mount Surface Mount
Configuration Method Passive Serial / Passive Parallel / JTAG (EPC) —
Clock Resources Up to 4 DLLs, multiple global clocks —
Estado RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: rohs_status]
Series — APEX-20KE
Logic Elements / Cells — 4160
System Gates — 100,000
Embedded Memory (bits) — 53,248
Maximum User I/Os — 246
Número de pines — 356
Package Dimensions — 45 x 45 mm
Ball Pitch — 1.27 mm
Core Supply Voltage — 1.8 V
Propagation Delay — 1.6 ns (speed grade -3N)
Maximum Internal Frequency — 250 MHz
Programmable Interface — JTAG (IEEE 1149.1)
I/O Standards Supported — LVCMOS, LVTTL, PCI, SSTL-2/3, GTL+

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización