EP2A25F672C8 vs EP2A25F672C9 Comparación

Comparación detallada lado a lado de EP2A25F672C8 por Altera y EP2A25F672C9 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP2A25F672C8 EP2A25F672C9
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete NRND
Estado del stock In Stock In Stock
Precio unitario (USD) $951,18 $700,00
Family APEX II (EP2A25) APEX II
Logic Elements 25,000 (typical gates) —
Maximum System Gates 40,960 —
Macrocells / Embedded Logic 2,432 macros —
User I/O Count 492 —
Encapsulado 672-FBGA (FineLine BGA, 27x27 mm, 1.0 mm pitch) 672-ball FCBGA (FineLine BGA)
Propagation Delay (tpd) 1.69 ns —
Speed Grade C8 —
Temperatura de funcionamiento 0 C to 85 C (commercial) 0°C to 85°C (Commercial)
Process Technology 0.15 microm CMOS, 8-layer copper interconnect 0.15 µm all-layer copper, up to 8 metal layers
I/O Standards Supported LVTTL, LVCMOS, PCI-X, GTL+, SSTL-2/3, HSTL, LVDS, LVPECL —
LVDS Data Rate 1 Gbps —
PLL Count 4 —
Embedded Memory ESB blocks (dual-port RAM, FIFO, CAM, ROM) ESBs for dual-port RAM, ROM, FIFO
I/O Banks 16 —
Tipo de montaje Surface Mount Surface Mount
Estado RoHS Non-compliant (legacy product) [DATA_NEEDED]
Logic Elements (LE) — Approximately 25,000
Macro Cells — 2432
User I/O — 492
Package Dimensions — 27 mm x 27 mm
Ball Pitch — 1.0 mm
Logic Family — CMOS
Propagation Delay — 1.69 ns
Tensión de alimentación — [DATA_NEEDED: core VCC voltage]
I/O Standards — LVTTL, LVCMOS, PCI, LVDS, HSTL, SSTL (multi-voltage 1.5/1.8/2.5/3.3 V)
Configuration — Passive Serial, Passive Parallel Synchronous, JTAG

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización