EP610DC-10 vs EP610DC-35 Comparación

Comparación detallada lado a lado de EP610DC-10 por Intel y EP610DC-35 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP610DC-10 EP610DC-35
Marca Intel Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete NRND
Estado del stock In Stock In Stock
Precio unitario (USD) $7,95 $18,40
Device Family Altera Classic EPLD —
Macrocells 16 16
Maximum Pipelined Data Rate 100 MHz —
Pin-to-Pin Propagation Delay (tpd) 10 ns —
Speed Grade -10 —
Encapsulado 24-pin CDIP (Ceramic DIP, windowed) 24-pin CDIP (windowed CERDIP) 0.300 inch
Tipo de montaje Through-Hole Through-Hole (DIP)
Technology CMOS, EPROM-based (UV-erasable) —
Tensión de alimentación 5 V (single supply) —
Temperatura de funcionamiento 0C to +70C (commercial) 0C to +70C (commercial) [DATA_NEEDED: explicit range from datasheet]
I/O Pins [DATA_NEEDED: exact I/O count for CDIP-24 variant] —
Logic Elements 16 macrocells (programmable AND/OR array) —
Configuration Memory UV-erasable EPROM —
Reprogrammable Yes (UV erase window on package) —
Estado RoHS [DATA_NEEDED: not stated in verified web data] [DATA_NEEDED: not explicitly confirmed in retrieved data; CERDIP packages typically non-RoHS]
Device Type — CPLD - Classic EPLD
Family — Altera Classic EP610
Usable Gates — 300
Propagation Delay (tPD) — 35 ns
Maximum Frequency (fMAX) — 28.6 MHz
Pipelined Data Rate — up to 100 MHz
Supply Voltage (VCC) — 5 V
Process Technology — CMOS
Program/erase Method — UV-erasable (windowed CERDIP)
Manufacturer — Originally Altera; today supplied via Rochester Electronics (authorized)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización