EP610DC-10 vs EP610DC-35 Comparaison

Comparaison détaillée côte à côte de EP610DC-10 par Intel et EP610DC-35 par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP610DC-10 EP610DC-35
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie Obsolete NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $7,95 $18,40
Device Family Altera Classic EPLD —
Macrocells 16 16
Maximum Pipelined Data Rate 100 MHz —
Pin-to-Pin Propagation Delay (tpd) 10 ns —
Speed Grade -10 —
Boîtier 24-pin CDIP (Ceramic DIP, windowed) 24-pin CDIP (windowed CERDIP) 0.300 inch
Type de montage Through-Hole Through-Hole (DIP)
Technology CMOS, EPROM-based (UV-erasable) —
Tension d'alimentation 5 V (single supply) —
Température de fonctionnement 0C to +70C (commercial) 0C to +70C (commercial) [DATA_NEEDED: explicit range from datasheet]
I/O Pins [DATA_NEEDED: exact I/O count for CDIP-24 variant] —
Logic Elements 16 macrocells (programmable AND/OR array) —
Configuration Memory UV-erasable EPROM —
Reprogrammable Yes (UV erase window on package) —
Statut RoHS [DATA_NEEDED: not stated in verified web data] [DATA_NEEDED: not explicitly confirmed in retrieved data; CERDIP packages typically non-RoHS]
Device Type — CPLD - Classic EPLD
Family — Altera Classic EP610
Usable Gates — 300
Propagation Delay (tPD) — 35 ns
Maximum Frequency (fMAX) — 28.6 MHz
Pipelined Data Rate — up to 100 MHz
Supply Voltage (VCC) — 5 V
Process Technology — CMOS
Program/erase Method — UV-erasable (windowed CERDIP)
Manufacturer — Originally Altera; today supplied via Rochester Electronics (authorized)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis