EP610DC-35 vs EP610DM-35 Comparación

Comparación detallada lado a lado de EP610DC-35 por Altera y EP610DM-35 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP610DC-35 EP610DM-35
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida NRND Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $18,40 $23,40
Device Type CPLD - Classic EPLD —
Family Altera Classic EP610 —
Macrocells 16 —
Usable Gates 300 —
Propagation Delay (tPD) 35 ns 35 ns
Maximum Frequency (fMAX) 28.6 MHz —
Pipelined Data Rate up to 100 MHz —
Supply Voltage (VCC) 5 V 5 V (single supply)
Process Technology CMOS —
Program/erase Method UV-erasable (windowed CERDIP) —
Encapsulado 24-pin CDIP (windowed CERDIP) 0.300 inch 24-pin CDIP (CERDIP) with UV window
Tipo de montaje Through-Hole (DIP) —
Temperatura de funcionamiento 0C to +70C (commercial) [DATA_NEEDED: explicit range from datasheet] —
Manufacturer Originally Altera; today supplied via Rochester Electronics (authorized) Altera (Rochester Electronics authorized stock)
Estado RoHS [DATA_NEEDED: not explicitly confirmed in retrieved data; CERDIP packages typically non-RoHS] Non-compliant (contains lead, hermetic CERDIP)
Part Family — Classic EPLD
Logic Family — PAL-type EPLD, CMOS, UV-erasable
Number of Macrocells — 16
Number of Gates — 300
Pipelined Data Rate (fMAX) — 100 MHz
Temperature Grade (M) — Military -55°C to +125°C
I/O Pins — 24 dedicated I/O (input + bidirectional)
Programmability — UV-erasable, reprogrammable
Rango de temperatura de funcionamiento — -55°C to +125°C
Nivel MSL — [DATA_NEEDED: MSL rating]

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización