EP610PC-15 vs EP910PC-15 Comparación

Comparación detallada lado a lado de EP610PC-15 por Altera y EP910PC-15 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP610PC-15 EP910PC-15
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida NRND Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $17,50 $12,80
Family Classic EPLD Altera Classic EPLD
Device Type EPLD (Erasable Programmable Logic Device) —
Usable Gates 300 gates 900
Macrocells 16 24
Logic Delay (tPD) 15 ns (pin-to-pin, -15 speed grade) —
Maximum Counter Frequency 100 MHz (per family datasheet) —
Pipelined Data Rate Up to 100 MHz —
Supply Voltage (VCC) 5 V (single supply) 4.75 V to 5.25 V (5 V nominal)
Technology CMOS —
Architecture PAL-type, sum-of-products AND/OR array —
TTL Emulation 100% TTL compatible —
Encapsulado PDIP-24 (plastic DIP, 24-pin) 24-pin PDIP (PDIP-24, 0.300 inch)
Recuento de pines 24 pins —
Temperatura de funcionamiento [DATA_NEEDED: operating temperature range] 0C to +70C (commercial)
Tipo de montaje Through-Hole (DIP) Through-Hole
Estado RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status - EP910 is a legacy through-hole part, likely non-RoHS]
Development Tool Altera MAX+PLUS II —
Logic Test Circuitry On-board for AC/DC verification —
Maximum Pin-to-Pin Delay (tpd) — 15 ns
Counter Frequency (fCNT) — 100 MHz
Supply Current (Icc) — 80 mA typical
Dedicated Inputs — 10
Dedicated I/O Pins — 12
Process Technology — CMOS, UV-erasable
Programming Method — Altera Logic Programmer card
Nivel MSL — Not applicable (through-hole)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización