EP910ILC-12 vs EP910ILC-15N Comparación

Comparación detallada lado a lado de EP910ILC-12 por Intel y EP910ILC-15N por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP910ILC-12 EP910ILC-15N
Marca Intel Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida NRND Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $12,40 $9,85
Product Type Classic EPLD (Erasable Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Family Altera EP910 Classic EPLD Classic
Number of Macrocells 24 —
Usable Gates 450 (typical) —
Propagation Delay (tPD) 12 ns (max) —
Supply Voltage (VCC) 4.75 V to 5.25 V 4.75 V to 5.25 V (5 V nominal)
Nominal Supply 5 V —
Memory Technology UV-erasable CMOS EPROM —
Encapsulado 28-PLCC (J-Lead, 11.5 x 11.5 mm) PLCC-44 (J-lead, surface mount)
Tipo de montaje Surface Mount Surface Mount
Temperatura de funcionamiento -40 °C to +85 °C (industrial grade, 'I' suffix) 0 C to +70 C (commercial)
Configuration Storage Non-volatile EPROM (instant-on) —
Programming Method Altera programming algorithm (serial/parallel master-slave) —
Nivel MSL [DATA_NEEDED: MSL level] —
Estado RoHS [DATA_NEEDED: RoHS status] Compliant
Número de pines 28 —
Feedback Paths 16 dedicated —
Logic Gates — 450
Macro Cells — 24
Maximum Propagation Delay (tPD) — 15 ns
Maximum Operating Frequency — 66.6 MHz
User I/O Pins — 36
Dedicated Input Pins — 16
Process Technology — CMOS EPROM (one-time programmable)
JTAG Support — IEEE 1149.1 boundary-scan
Programming — EPROM / JTAG (Classic EP-series)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización