EP910ILC-12 vs EP910ILC-15N Comparaison

Comparaison détaillée côte à côte de EP910ILC-12 par Intel et EP910ILC-15N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EP910ILC-12 EP910ILC-15N
Marque Intel Altera
Catégorie FPGA & CPLD FPGA & CPLD
Statut du cycle de vie NRND Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $12,40 $9,85
Product Type Classic EPLD (Erasable Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Family Altera EP910 Classic EPLD Classic
Number of Macrocells 24 —
Usable Gates 450 (typical) —
Propagation Delay (tPD) 12 ns (max) —
Supply Voltage (VCC) 4.75 V to 5.25 V 4.75 V to 5.25 V (5 V nominal)
Nominal Supply 5 V —
Memory Technology UV-erasable CMOS EPROM —
Boîtier 28-PLCC (J-Lead, 11.5 x 11.5 mm) PLCC-44 (J-lead, surface mount)
Type de montage Surface Mount Surface Mount
Température de fonctionnement -40 °C to +85 °C (industrial grade, 'I' suffix) 0 C to +70 C (commercial)
Configuration Storage Non-volatile EPROM (instant-on) —
Programming Method Altera programming algorithm (serial/parallel master-slave) —
Niveau MSL [DATA_NEEDED: MSL level] —
Statut RoHS [DATA_NEEDED: RoHS status] Compliant
Nombre de broches 28 —
Feedback Paths 16 dedicated —
Logic Gates — 450
Macro Cells — 24
Maximum Propagation Delay (tPD) — 15 ns
Maximum Operating Frequency — 66.6 MHz
User I/O Pins — 36
Dedicated Input Pins — 16
Process Technology — CMOS EPROM (one-time programmable)
JTAG Support — IEEE 1149.1 boundary-scan
Programming — EPROM / JTAG (Classic EP-series)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis