EP910ILC-15N vs EP610ILC-10 Comparación

Comparación detallada lado a lado de EP910ILC-15N por Altera y EP610ILC-10 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP910ILC-15N EP610ILC-10
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $9,85 $7,20
Family Classic —
Product Type CPLD (Complex Programmable Logic Device) UV-Erasable / OTP PLD
Logic Gates 450 —
Macro Cells 24 —
Maximum Propagation Delay (tPD) 15 ns —
Maximum Operating Frequency 66.6 MHz —
Supply Voltage (VCC) 4.75 V to 5.25 V (5 V nominal) —
User I/O Pins 36 —
Dedicated Input Pins 16 —
Encapsulado PLCC-44 (J-lead, surface mount) PLCC-28 (plastic J-lead chip carrier)
Tipo de montaje Surface Mount Surface Mount (PLCC socket or solder)
Temperatura de funcionamiento 0 C to +70 C (commercial) [DATA_NEEDED: operating temperature range]
Process Technology CMOS EPROM (one-time programmable) —
JTAG Support IEEE 1149.1 boundary-scan —
Estado RoHS Compliant [DATA_NEEDED: RoHS compliance]
Programming EPROM / JTAG (Classic EP-series) —
Device Family — Classic EPLD
Architecture — PAL-type with macrocells
Macrocells — 16
Usable Gates — 300
Product Terms — 160
I/O Pins — 16
Dedicated Inputs — 4
Tensión de alimentación — 5 V (single supply)
Pin-to-Pin Delay (tPD) — 10 ns (grade -10)
Counter Frequency (fCNT) — 100 MHz
Logic Family Compatibility — TTL (5 V CMOS/TTL-compatible I/O)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización