EP910LC-30 vs EP910LC-35H Comparación

Comparación detallada lado a lado de EP910LC-30 por Altera y EP910LC-35H por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP910LC-30 EP910LC-35H
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $22,50 $25,00
Device Type EPLD (Erasable Programmable Logic Device) —
Macrocell Count 24 —
Propagation Delay (tPD) 30 ns (max) —
Maximum Toggle Frequency 62 MHz —
Supply Voltage (VCC) 5 V (nominal, TTL) 5 V (4.75 V to 5.25 V)
Process Technology CMOS (EPROM-based) —
Package Type PDIP-40 (Plastic DIP, through-hole) —
Operating Temperature Grade Commercial (0C to +70C) —
I/O Pin Count 24 —
Dedicated Input Pins 36 (including I/O) —
Product Terms per Macrocell Up to 16 —
Programming Technology UV-erasable EPROM cell —
Development Tool Altera MAX+PLUS II —
Nivel MSL [DATA_NEEDED: MSL level] —
Estado RoHS [DATA_NEEDED: RoHS status] unknown
Family — Classic EPLD (EP910)
Logic Elements — 24 macrocells
Equivalent Gates — 450 usable gates
Propagation Delay (tpd) — 35 ns
Technology — CMOS, UV-erasable EPROM
Encapsulado — 40-pin Ceramic DIP (H suffix)
User I/O Pins — 36
Dedicated Inputs — 10
Temperatura de funcionamiento — [DATA_NEEDED: operating temperature range grade]
Erasure Method — UV (quartz window on H package)
Programming Method — Altera hardware programmer
Logic Levels — TTL compatible
Corriente en reposo — [DATA_NEEDED: typical ICC value]
Process Node — [DATA_NEEDED: process geometry]
Tipo de montaje — Through-hole (Ceramic DIP)
Lifecycle — Obsolete (long-term supply via Rochester Electronics)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización