EP910LC-30Y vs EP910LC-32 Comparación

Comparación detallada lado a lado de EP910LC-30Y por Altera y EP910LC-32 por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP910LC-30Y EP910LC-32
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida NRND Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $25,40 $9,85
Family Altera Classic EPLD —
Device Type EPLD (Erasable Programmable Logic Device) —
Macrocells 24 —
Usable Gates 450 —
Pin-to-Pin Delay (tPD) 30 ns —
Counter Frequency (fMAX) 100 MHz (family maximum) —
Tensión de alimentación 5 V (TTL-compatible) —
Process Technology CMOS, UV-erasable / OTP —
Encapsulado PLCC-44 PLCC-32
Temperatura de funcionamiento Commercial 0C to +70C —
Speed/Power Grade LC (low-power, 30ns) —
Processing Flow Y (extended reliability) —
Logic Compatibility 100% TTL emulation —
Tipo de montaje Surface Mount (PLCC socket) Surface Mount (PLCC socket or direct solder)
Estado RoHS [DATA_NEEDED: RoHS status not specified in retrieved data] unknown
Device Family — Altera Classic EPLD
Number of Macrocells — 24
Number of Usable Gates — 900 gates (typical)
Number of Dedicated Inputs — 10
Number of I/O Pins — 20
Speed Grade — -32
Maximum Toggle Frequency (fMAX) — [DATA_NEEDED: fMAX value in MHz for -32 grade]
Pin-to-Pin Propagation Delay (tPD) — [DATA_NEEDED: tPD in ns for -32 grade]
Supply Voltage (VCC) — 5 V
Logic Family — Low-power CMOS (LC suffix)
Programming Method — UV-erasable or one-time programmable (OTP for LC windowless variant)
Rango de temperatura de funcionamiento — [DATA_NEEDED: commercial or industrial grade]
I/O Standard — TTL-compatible
Nivel MSL — unknown

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización