EP910LI-35BF vs EP910LI-30T Comparación

Comparación detallada lado a lado de EP910LI-35BF por Altera y EP910LI-30T por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EP910LI-35BF EP910LI-30T
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $23,95 $64,59
Device Family Altera Classic EPLD —
Part Number Base EP910 —
Logic Density 450 usable gates —
Macrocells 24 —
Maximum Pin-to-Pin Delay (tpd) 35 ns —
Maximum Toggle Frequency (fmax) 28.6 MHz —
Supply Voltage (VCC) 5 V (nominal) —
Encapsulado 44-pin PLCC (J-lead) PQCC-44 (J-lead)
Rango de temperatura de funcionamiento Industrial (LI suffix) —
Technology CMOS, UV-erasable CMOS, UV-erasable
Programming Method EPROM/UV-erase programmer (Altera Classic algorithm) EPROM (UV-erasable) via Altera Logic Programmer
Output Polarity Control Programmable XOR per macrocell —
Flip-Flop Type Selectable D/T/JK/SR per macrocell —
TTL Compatibility 100% TTL emulation —
Compliance / EOL Status Obsolete - last-time buy exhausted; second-source via Rochester Electronics —
Family — Altera Classic EPLD
Number of Macrocells — 24
Usable Gates — 450
Propagation Delay (tPD) — 30 ns
Clock-to-Output (tCO) — [DATA_NEEDED: tCO]
Maximum Frequency (fMAX) — [DATA_NEEDED: fMAX]
Dedicated Inputs — 10
I/O Pins — 24
Temperatura de funcionamiento — -40C to +85C (Industrial)
Tensión de alimentación — [DATA_NEEDED: VCC]
Tipo de montaje — Surface Mount
Estado RoHS — [DATA_NEEDED: RoHS]
Lead-Free — [DATA_NEEDED: Lead-free]

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización