EPC1064VLC20 vs EPC1213LC20 Comparación

Comparación detallada lado a lado de EPC1064VLC20 por Altera y EPC1213LC20 por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPC1064VLC20 EPC1213LC20
Marca Altera Intel
Categoría Memory ICs EEPROM
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $1,51 $7,40
Tipo de memoria OTP (One-Time Programmable) Configuration PROM OTP Configuration PROM (Flash-based)
Tamaño de memoria 65,536 bit (64 Kb) 212 Kbit
Organización de memoria 64K x 1 (serial) —
Interfaz Serial, daisy-chain capable Serial (Altera FPGA configuration protocol)
Supply Voltage (VCC) 4.75 V to 5.25 V (5.0 V nominal) —
Programmable Type OTP (factory programmed; not in-system programmable) —
Encapsulado 20-pin PLCC (J-lead, 9 x 9 mm) 20-PLCC (J-lead, 9x9 mm)
Temperatura de funcionamiento 0C to +70C (commercial) 0C to +70C (Commercial)
Compatible FPGA Families ACEX 1K, APEX 20K, APEX II, Arria GX, Cyclone, Cyclone II, FLEX 10K, FLEX 6000, Mercury, Stratix, Stratix GX, Stratix II, Stratix II GX —
Cascade Support Yes, daisy-chain output for up to 8 devices —
Tipo de montaje Surface Mount (PLCC socket compatible) Surface Mount
Estado RoHS [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: RoHS compliance status]
Lead-Free [DATA_NEEDED: lead-free status] —
Nivel MSL [DATA_NEEDED: MSL rating] —
Programming Method Altera programming hardware (factory, pre-solder) —
Maximum Configuration Clock — 6 MHz
Supply Voltage (Core) — 5.0 V
I/O Voltage Tolerance — 3.3 V / 5.0 V
Programmability — One-Time Programmable (OTP) via IEEE 1149.1 JTAG
In-System Programmability — Yes (5.0 V and 3.3 V ISP)
Supported FPGA Families — ACEX 1K, APEX 20K, APEX II, Arria GX, Cyclone, Cyclone II, FLEX 10K, FLEX 6000, Mercury, Stratix, Stratix GX, Stratix II, Stratix II GX
Compression Support — Yes (FPGA decompresses bitstream during load)
Package Code — QCCJ

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización