EPC1064VLC20 vs EPC1213LC20 Comparaison

Comparaison détaillée côte à côte de EPC1064VLC20 par Altera et EPC1213LC20 par Intel. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPC1064VLC20 EPC1213LC20
Marque Altera Intel
Catégorie Memory ICs EEPROM
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $1,51 $7,40
Type de mémoire OTP (One-Time Programmable) Configuration PROM OTP Configuration PROM (Flash-based)
Taille de mémoire 65,536 bit (64 Kb) 212 Kbit
Organisation de la mémoire 64K x 1 (serial) —
Interface Serial, daisy-chain capable Serial (Altera FPGA configuration protocol)
Supply Voltage (VCC) 4.75 V to 5.25 V (5.0 V nominal) —
Programmable Type OTP (factory programmed; not in-system programmable) —
Boîtier 20-pin PLCC (J-lead, 9 x 9 mm) 20-PLCC (J-lead, 9x9 mm)
Température de fonctionnement 0C to +70C (commercial) 0C to +70C (Commercial)
Compatible FPGA Families ACEX 1K, APEX 20K, APEX II, Arria GX, Cyclone, Cyclone II, FLEX 10K, FLEX 6000, Mercury, Stratix, Stratix GX, Stratix II, Stratix II GX —
Cascade Support Yes, daisy-chain output for up to 8 devices —
Type de montage Surface Mount (PLCC socket compatible) Surface Mount
Statut RoHS [DATA_NEEDED: RoHS compliance] [DATA_NEEDED: RoHS compliance status]
Lead-Free [DATA_NEEDED: lead-free status] —
Niveau MSL [DATA_NEEDED: MSL rating] —
Programming Method Altera programming hardware (factory, pre-solder) —
Maximum Configuration Clock — 6 MHz
Supply Voltage (Core) — 5.0 V
I/O Voltage Tolerance — 3.3 V / 5.0 V
Programmability — One-Time Programmable (OTP) via IEEE 1149.1 JTAG
In-System Programmability — Yes (5.0 V and 3.3 V ISP)
Supported FPGA Families — ACEX 1K, APEX 20K, APEX II, Arria GX, Cyclone, Cyclone II, FLEX 10K, FLEX 6000, Mercury, Stratix, Stratix GX, Stratix II, Stratix II GX
Compression Support — Yes (FPGA decompresses bitstream during load)
Package Code — QCCJ

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis