EPC1441LC20N vs EPC1441LI20 Comparación
Comparación detallada lado a lado de EPC1441LC20N por Intel y EPC1441LI20 por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.
Comparación de especificaciones
| Parámetro | EPC1441LC20N | EPC1441LI20 |
|---|---|---|
| Marca | Intel | Intel |
| Categoría | Memory ICs | Memory ICs |
| Estado del ciclo de vida | Obsolete | Obsolete |
| Estado del stock | In Stock | In Stock |
| Precio unitario (USD) | $7,95 | $8,10 |
| Tipo de memoria | OTP EPROM (One-Time Programmable) | OTP Configuration PROM (PROM) |
| Tamaño de memoria | 440 Kbit | — |
| Organización de memoria | 55 K x 8 bit | — |
| Interfaz | Serial, 4-wire (nCS, DCLK, DATA, nINIT_CONF) | — |
| Configuration Clock (DCLK) | 8 MHz maximum | — |
| Programming Interface | JTAG (IEEE 1149.1) / Altera Programming Unit | — |
| Tensión de alimentación | 3.3 V (typical) | 3.3 V |
| Encapsulado | 20-PLCC (J-Lead, 9 x 9 mm) | 20-pin PLCC (J-lead, 9x9 mm) |
| Temperatura de funcionamiento | 0 C to +70 C (commercial) | -40 C to +85 C (industrial) |
| Supported FPGA Families | ACEX 1K, APEX 20K, APEX II, Arria GX, Cyclone, Cyclone II, FLEX 10K, FLEX 6000, Mercury, Stratix, Stratix GX, Stratix II, Stratix II GX | ACEX, APEX 20K / 20KC / 20KE, FLEX 10KE, FLEX 10KA, Mercury |
| Cascadable | Yes (nCS daisy-chain) | — |
| Estado RoHS | [DATA_NEEDED: RoHS status] | [DATA_NEEDED: RoHS compliance status] |
| Nivel MSL | [DATA_NEEDED: MSL level] | [DATA_NEEDED: MSL rating] |
| Lead-Free | [DATA_NEEDED: lead-free status] | [DATA_NEEDED: lead-free status] |
| Tipo de montaje | Surface Mount (PLCC socket compatible) | — |
| Density | — | 441 kbits (440,800 bits) |
| Number of Words | — | 440,800 |
| Bits per Word | — | 1 bit |
| Configuration Interface | — | Altera 4-pin serial (DATA, DCLK, nCONFIG, nSTATUS) |
| Pin Pitch | — | 1.27 mm |
| Programming Method | — | One-Time-Programmable via Altera programming hardware |
| Configuration Time | — | Depends on FPGA bitstream length and DCLK frequency |