EPC2LC20N vs EPC2L20N Comparación

Comparación detallada lado a lado de EPC2LC20N por Intel y EPC2L20N por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPC2LC20N EPC2L20N
Marca Intel Altera
Categoría Memory ICs Memory ICs
Estado del ciclo de vida NRND NRND
Estado del stock In Stock In Stock
Precio unitario (USD) $7,40 $17,20
Función In-System Programmable Configuration PROM for SRAM-based FPGAs In-System Programmable Configuration PROM for SRAM-based LUT FPGAs
Tamaño de memoria 1.6 Mbit 1.6 Mbit
Tipo de memoria Flash —
Programmable Type In System Programmable (ISP) In System Programmable (ISP)
Supply Voltage VCCINT 3.0 V to 3.6 V —
Supply Voltage VCCIO 4.75 V to 5.25 V —
Configuration Clock Frequency 8 MHz (max) —
Interfaz Serial (DATA0, DCLK, nCONFIG, nSTATUS, CONF_DONE) —
JTAG Support IEEE 1149.1 / IEEE 1532 compliant —
Encapsulado 20-pin PLCC (J-Lead, 9x9 mm) —
Tipo de montaje Surface Mount Surface Mount (J-Lead PLCC)
Packaging Tube Tube
Temperatura de funcionamiento [DATA_NEEDED: operating temperature range] 0C to +70C (commercial)
Supported FPGA Families Altera APEX, Cyclone, Stratix, ACEX, MAX 7000 Altera APEX, ACEX, Cyclone, FLEX 10K, Mercury (per datasheet)
Estado RoHS [DATA_NEEDED: RoHS status] Compliant
Supply Voltage - VCCINT/VCCIO — 3.0 V to 3.6 V or 4.5 V to 5.5 V
Encapsulado / Carcasa — 20-LCC (J-Lead), PLCC-20
Configuration Interface — Serial (Altera FPP / PS configuration scheme)
Cascade Support — Yes (multi-PROM chain via CE control)
Programming Method — In-system via 4-wire ISP / JTAG-style
Recuento de pines — 20
Lead Finish — Matte Tin (Pb-free)
Nivel MSL — 3 (168 hours)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización