EPC2LC20N vs EPC2L20N Comparaison

Comparaison détaillée côte à côte de EPC2LC20N par Intel et EPC2L20N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPC2LC20N EPC2L20N
Marque Intel Altera
Catégorie Memory ICs Memory ICs
Statut du cycle de vie NRND NRND
Statut du stock In Stock In Stock
Prix unitaire (USD) $7,40 $17,20
Fonction In-System Programmable Configuration PROM for SRAM-based FPGAs In-System Programmable Configuration PROM for SRAM-based LUT FPGAs
Taille de mémoire 1.6 Mbit 1.6 Mbit
Type de mémoire Flash —
Programmable Type In System Programmable (ISP) In System Programmable (ISP)
Supply Voltage VCCINT 3.0 V to 3.6 V —
Supply Voltage VCCIO 4.75 V to 5.25 V —
Configuration Clock Frequency 8 MHz (max) —
Interface Serial (DATA0, DCLK, nCONFIG, nSTATUS, CONF_DONE) —
JTAG Support IEEE 1149.1 / IEEE 1532 compliant —
Boîtier 20-pin PLCC (J-Lead, 9x9 mm) —
Type de montage Surface Mount Surface Mount (J-Lead PLCC)
Packaging Tube Tube
Température de fonctionnement [DATA_NEEDED: operating temperature range] 0C to +70C (commercial)
Supported FPGA Families Altera APEX, Cyclone, Stratix, ACEX, MAX 7000 Altera APEX, ACEX, Cyclone, FLEX 10K, Mercury (per datasheet)
Statut RoHS [DATA_NEEDED: RoHS status] Compliant
Supply Voltage - VCCINT/VCCIO — 3.0 V to 3.6 V or 4.5 V to 5.5 V
Boîtier / Format — 20-LCC (J-Lead), PLCC-20
Configuration Interface — Serial (Altera FPP / PS configuration scheme)
Cascade Support — Yes (multi-PROM chain via CE control)
Programming Method — In-system via 4-wire ISP / JTAG-style
Nombre de broches — 20
Lead Finish — Matte Tin (Pb-free)
Niveau MSL — 3 (168 hours)

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis