EPC4Q100T vs EPC4QI100N Comparación

Comparación detallada lado a lado de EPC4Q100T por Intel y EPC4QI100N por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPC4Q100T EPC4QI100N
Marca Intel Altera
Categoría FPGA & CPLD Memory ICs
Estado del ciclo de vida NRND Activo
Estado del stock In Stock In Stock
Precio unitario (USD) $9,75 $10,40
Tamaño de memoria 4 Mbit 4 Mbit (4,194,304 bits)
Tipo de memoria Flash (non-volatile) In-System Programmable Configuration PROM (NOR flash)
Función Enhanced Configuration Device for SRAM-based LUT FPGAs —
Configuration Modes Supported PS, FPP (16-bit), AS —
Flash Access Time 90 ns (approx 10 MHz core clock) —
Maximum Configuration Data Rate 160 Mbps (FPP, 16-bit bus) —
Ancho del bus de datos 16-bit (DQ[15:0]) —
In-System Programming Yes (JTAG IEEE 1149.1) —
Supply Voltage (Core) 3.3 V —
I/O Voltage Tolerance 3.3 V (5 V tolerant on legacy interface pins) —
Package Type PQFP-100 (Plastic Quad Flat Pack) —
Package Dimensions 20 x 14 mm —
Rango de temperatura de funcionamiento [DATA_NEEDED: operating temperature range] —
Compatible FPGA Families Stratix, Cyclone, APEX, Mercury, ACEX —
Estado RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS compliance]
Manufacturer Intel (formerly Altera) —
Programmable Type — In System Programmable (ISP via JTAG)
Supply Voltage (VCC) — 3.0 V to 3.6 V
Interfaz — Altera serial (x1) configuration + JTAG
Configuration Clock DCLK — [DATA_NEEDED: DCLK maximum frequency]
Active Supply Current (ICC active) — [DATA_NEEDED: ICC active typical value]
Standby Supply Current — [DATA_NEEDED: ICC standby typical value]
Temperatura de funcionamiento — -40C to +85C (industrial)
Storage Temperature — -65C to +150C
Encapsulado — 100-pin PQFP (PowerPQFP, 20x14 mm)
Package Code — QI100 (PQFP-100, industrial)
Tipo de montaje — Surface Mount
Nivel MSL — [DATA_NEEDED: MSL rating]
JTAG Standard — IEEE 1149.1 boundary-scan / ISP
Cascading — Supported (multi-device daisy chain)
Target FPGAs — Altera Cyclone, Cyclone II, Stratix series

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización