EPC4SI8N-JHG2 vs EPC2LI20N Comparación

Comparación detallada lado a lado de EPC4SI8N-JHG2 por Altera y EPC2LI20N por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPC4SI8N-JHG2 EPC2LI20N
Marca Altera Altera
Categoría Memory ICs Memory ICs
Estado del ciclo de vida Obsolete Obsolete
Estado del stock In Stock In Stock
Precio unitario (USD) $7,15 $5,10
Tipo de memoria Flash configuration PROM Non-volatile configuration PROM (Flash)
Memory Density 4 Mbit —
Interfaz Serial (active serial, AS) —
Max Serial Clock 40 MHz —
Encapsulado 8-SOIC (SOIC-8) —
Recuento de pines 8 —
Programmability In-system programmable via JTAG (IEEE 1149.1) —
JTAG Support Yes (ISP via JTAG) —
Cascadable No —
Tensión de alimentación de funcionamiento 3.3 V typical (refer to datasheet) —
Supported FPGA Families Stratix, Cyclone, APEX II, APEX 20K, Mercury, ACEX 1K, FLEX 10K —
Configuration Mode Active Serial (AS) Serial
Tipo de montaje Surface Mount Surface Mount
Estado RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Temperatura de funcionamiento [DATA_NEEDED: operating temperature range] [DATA_NEEDED: operating temperature range]
Tamaño de memoria — 1.6 Mbit
Programmable Type — In System Programmable (ISP via JTAG)
Maximum Configuration Frequency — 10 MHz
Supply Voltage (VCCINT) — 3.0 V to 3.6 V
Supply Voltage (VCCIO) — 4.5 V to 5.5 V
Encapsulado / Carcasa — 20-PLCC (J-Lead), 9x9 mm
Packaging — Tube
Supported FPGA Series — ACEX 1K, APEX II, Cyclone, Stratix II
JTAG Interface — IEEE 1149.1 boundary scan (TCK/TDI/TMS/TDO)
Configuration Pins — nCS, DCLK, DATA, nCONFIG, nSTATUS, CONF_DONE

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización