EPC4SI8N-JHG2 vs EPC2LI20N Comparaison

Comparaison détaillée côte à côte de EPC4SI8N-JHG2 par Altera et EPC2LI20N par Altera. Comparez les spécifications clés, les paramètres électriques, le conditionnement, le statut de cycle de vie, les prix et la disponibilité pour déterminer le meilleur composant pour vos exigences de conception.

Comparaison des spécifications

Paramètre EPC4SI8N-JHG2 EPC2LI20N
Marque Altera Altera
Catégorie Memory ICs Memory ICs
Statut du cycle de vie Obsolete Obsolete
Statut du stock In Stock In Stock
Prix unitaire (USD) $7,15 $5,10
Type de mémoire Flash configuration PROM Non-volatile configuration PROM (Flash)
Memory Density 4 Mbit —
Interface Serial (active serial, AS) —
Max Serial Clock 40 MHz —
Boîtier 8-SOIC (SOIC-8) —
Nombre de broches 8 —
Programmability In-system programmable via JTAG (IEEE 1149.1) —
JTAG Support Yes (ISP via JTAG) —
Cascadable No —
Tension d'alimentation de fonctionnement 3.3 V typical (refer to datasheet) —
Supported FPGA Families Stratix, Cyclone, APEX II, APEX 20K, Mercury, ACEX 1K, FLEX 10K —
Configuration Mode Active Serial (AS) Serial
Type de montage Surface Mount Surface Mount
Statut RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: RoHS status]
Température de fonctionnement [DATA_NEEDED: operating temperature range] [DATA_NEEDED: operating temperature range]
Taille de mémoire — 1.6 Mbit
Programmable Type — In System Programmable (ISP via JTAG)
Maximum Configuration Frequency — 10 MHz
Supply Voltage (VCCINT) — 3.0 V to 3.6 V
Supply Voltage (VCCIO) — 4.5 V to 5.5 V
Boîtier / Format — 20-PLCC (J-Lead), 9x9 mm
Packaging — Tube
Supported FPGA Series — ACEX 1K, APEX II, Cyclone, Stratix II
JTAG Interface — IEEE 1149.1 boundary scan (TCK/TDI/TMS/TDO)
Configuration Pins — nCS, DCLK, DATA, nCONFIG, nSTATUS, CONF_DONE

Fiches techniques et ressources

Parcourir tous les produits Créer un BOM Demander un devis