EPM3064ALC44-7N vs EPM3032ALC44-10N Comparación

Comparación detallada lado a lado de EPM3064ALC44-7N por Intel y EPM3032ALC44-10N por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM3064ALC44-7N EPM3032ALC44-10N
Marca Intel Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Última compra NRND
Estado del stock In Stock In Stock
Precio unitario (USD) $3,95 $0,94
Family MAX 3000A MAX 3000A
Logic IC Type CPLD (Complex Programmable Logic Device) —
Macrocells 64 32
Logic Array Blocks (LABs) 2 2
Usable Gates 1,250 —
Number of User I/O Pins 34 —
Pin-to-Pin Delay (tPD) 7.5 ns —
Maximum Frequency 135.1 MHz —
Core Technology CMOS EEPROM —
Supply Voltage (VCCINT) 3.3 V 3.3 V
I/O Tolerance 5 V-tolerant —
In-System Programmability Yes (IEEE Std 1149.1 JTAG) Yes, via IEEE 1149.1 JTAG
Encapsulado 44-pin PLCC 44-pin PLCC (J-Lead, surface mount)
Tipo de montaje Surface Mount (PLCC socket compatible) Surface Mount
Temperatura de funcionamiento 0C to +70C (commercial) [DATA_NEEDED: industrial/commercial range]
Estado RoHS [DATA_NEEDED: RoHS status] [DATA_NEEDED: compliant or non-compliant]
Programming Software Quartus II / Quartus Prime (legacy MAX+PLUS II supported) —
Product Type — CPLD (Complex Programmable Logic Device)
Logic Gates — 600 gates
User I/O Pins — 34
Propagation Delay (tPD) — 10 ns
Internal fMAX — 103.1 MHz
I/O Voltage (VCCIO) — 1.8 V / 2.5 V / 3.3 V / 5.0 V (MultiVolt I/O)
Technology — CMOS EEPROM-based
ISP Standard Compliance — IEEE Std. 1532
Boundary-Scan Test (BST) — Yes, IEEE 1149.1 compliant

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización