EPM3064AT100-10N vs EPM3064ATC100-7N Comparación

Comparación detallada lado a lado de EPM3064AT100-10N por Altera y EPM3064ATC100-7N por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM3064AT100-10N EPM3064ATC100-7N
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida NRND NRND
Estado del stock In Stock In Stock
Precio unitario (USD) $5,45 $6,10
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD - Complex Programmable Logic Device
Macrocells 64 64
Logic Array Blocks (LABs) 4 2
Usable Gates 1,250 up to 1,250
User I/O Pins 66 66
Speed Grade -10 (10 ns pin-to-pin delay) —
Supply Voltage (VCCINT) 3.3 V —
I/O Bank Voltage 3.3 V —
5 V Tolerant Inputs Yes (via clamping diodes) —
Configuration Memory EEPROM (non-volatile) —
Programming Interface JTAG (IEEE Std. 1149.1) with pin-locking —
ISP Compliance IEEE Std. 1532 —
Boundary-Scan Test (BST) IEEE Std. 1149.1 compliant —
Encapsulado TQFP-100 (T100), 14 mm x 14 mm TQFP-100
Operating Temperature (Commercial) 0C to +70C —
Estado RoHS [DATA_NEEDED: RoHS compliance status] [DATA_NEEDED: confirmed RoHS status from manufacturer page]
Lead-Free [DATA_NEEDED: lead-free finish] —
Propagation Delay (tPD) — 7.5 ns (pin-to-pin, -7 speed grade)
Maximum Internal Frequency — 166.7 MHz (-7 speed grade)
Core Supply Voltage (VCCINT) — 3.3 V
I/O Supply Voltage (VCCIO) — 3.3 V or 2.5 V
Program Memory Technology — EEPROM (non-volatile)
In-System Programming — IEEE Std. 1149.1 (JTAG), IEEE Std. 1532
Tipo de montaje — Surface Mount
Temperatura de funcionamiento — 0 °C to +70 °C (commercial)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización