EPM3064ATC-100-10N vs EPM3064ATI100-10N Comparación

Comparación detallada lado a lado de EPM3064ATC-100-10N por Altera y EPM3064ATI100-10N por Altera. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM3064ATC-100-10N EPM3064ATI100-10N
Marca Altera Altera
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida Activo Activo
Estado del stock In Stock In Stock
Precio unitario (USD) $2,20 $9,80
Family MAX 3000A MAX 3000A
Device Type CPLD (Complex Programmable Logic Device) CPLD (Complex Programmable Logic Device)
Macro Cells 64 —
Logic Array Blocks (LABs) 2 4
User I/O Pins 66 —
Usable Gates (min) 600 —
Usable Gates (typical) 1,250 —
Pin-to-Pin Delay (tPD) 10 ns 10 ns (-10 speed grade)
Counter Frequency (fCNT) 227.3 MHz —
Supply Voltage (VCCINT) 3.3 V —
In-System Programmability Yes (IEEE 1532 / JTAG 1149.1) —
Programming Interface 4-pin JTAG (TCK/TMS/TDI/TDO) —
Encapsulado TQFP-100 100-pin TQFP (industrial)
Tipo de montaje Surface Mount —
Temperatura de funcionamiento 0C to +70C (commercial) -40 C to +85 C (industrial)
Estado RoHS Compliant RoHS Non-Compliant
Programmable Type — In-System Programmable (ISP) via IEEE 1149.1 JTAG
Technology — CMOS EEPROM
Usable Gates — 1,250
Macrocells — 64
User I/O — 66
Supply Voltage (Core / I/O) — 3.3 V
Maximum Internal Frequency — 227.3 MHz (counter)
JTAG (IEEE 1149.1) — Yes
PCI Compliance — PCI Local Bus Specification Revision 2.2 (-4/-5/-6/-7/-10 speed grades)
MultiVolt I/O — Supports 2.5 V / 3.3 V / 5 V mixed-voltage interfacing
Lead-Free Status — Contains Lead

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización