EPM3064ATC100-7N vs EPM3064ATC100-10NA Comparación

Comparación detallada lado a lado de EPM3064ATC100-7N por Altera y EPM3064ATC100-10NA por Intel. Compare las especificaciones clave, los parámetros eléctricos, el encapsulado, el estado del ciclo de vida, los precios y la disponibilidad para determinar el mejor componente para los requisitos de su diseño.

Comparación de especificaciones

Parámetro EPM3064ATC100-7N EPM3064ATC100-10NA
Marca Altera Intel
Categoría FPGA & CPLD FPGA & CPLD
Estado del ciclo de vida NRND Activo
Estado del stock In Stock In Stock
Precio unitario (USD) $6,10 $4,65
Family MAX 3000A MAX 3000A
Device Type CPLD - Complex Programmable Logic Device CPLD (Complex Programmable Logic Device)
Macrocells 64 64
Logic Array Blocks (LABs) 2 4
User I/O Pins 66 —
Usable Gates up to 1,250 1,250
Propagation Delay (tPD) 7.5 ns (pin-to-pin, -7 speed grade) —
Maximum Internal Frequency 166.7 MHz (-7 speed grade) —
Core Supply Voltage (VCCINT) 3.3 V —
I/O Supply Voltage (VCCIO) 3.3 V or 2.5 V —
Program Memory Technology EEPROM (non-volatile) —
In-System Programming IEEE Std. 1149.1 (JTAG), IEEE Std. 1532 IEEE Std. 1532 compliant
Encapsulado TQFP-100 TQFP-100 (0.5 mm pitch)
Tipo de montaje Surface Mount —
Temperatura de funcionamiento 0 °C to +70 °C (commercial) 0C to +70C (commercial)
Estado RoHS [DATA_NEEDED: confirmed RoHS status from manufacturer page] —
User I/Os — 66
Pin-to-Pin Delay (tPD) — 10 ns
Maximum Operating Frequency — [DATA_NEEDED: fMAX in MHz]
Supply Voltage (VCCINT) — 3.3 V
MultiVolt I/O Voltages — 2.5 V / 3.3 V / 5.0 V
Configuration Memory — Non-volatile EEPROM
Boundary-Scan Test — IEEE Std. 1149.1 (JTAG)
Lead-Free / RoHS — Yes (NA suffix)

Hojas de datos y recursos

Examinar todos los productos Crear BOM Solicitar cotización